課程大綱：第一階段 FPGA介紹
1. FPGA的優(yōu)勢
2. FPGA典型結(jié)構圖
3. LUT原理
4. FPGA上電配置過程時序圖
5. FPGA基本開發(fā)流程
6.讀懂芯片Datasheet、芯片選型
第二階段 Verilog講解
1. VerilogHDL語言簡介
2.VerilogHDL和VHDL語言比較
3. Verilog語法講解
第三階段 開發(fā)技術講解
1. 鎖存器、觸發(fā)器
2. 時序的基本概念
3. 異步時鐘域和亞穩(wěn)態(tài)
4. 狀態(tài)機的設計
5. 復位講解
6.串并和并串轉(zhuǎn)換講解
7.流水線技術講解
8. 乒乓操作技巧
9. 雙向端口使用
10.數(shù)據(jù)同步
11. Xilinx原語講解
12. DCM講解
13.RAM核的使用講解
14.FPGA時序約束
15. IP核生成技巧
16. ChipscopeICON和ILA
17.FIFO控制器設計
第四階段 模塊接口設計
1.UART接口設計
2.D/A及A/D轉(zhuǎn)換控制模塊設計
3.HDLC總線控制器設計
4.SDRAM/DDR3控制器設計
5.NANDFLASH控制器設計及故障排除
6.1553B總線控制器設計
7.SD卡控制器設計
8.VGA控制器設計
9.LCD顯示設計
10.PCI/PCIE接口設計
11.USB接口設計
12.I2C接口設計
13.SPI接口設計
14.I2S接口設計
15.SATA接口設計
16.SRIO接口設計
17.10GBASE
18.FIR濾波器設計
19.案例設計
20.交流總結(jié)
請
登錄
后發(fā)表評論
新評論
全部
第1節(jié)
第2節(jié)
第3節(jié)
第4節(jié)
第5節(jié)
第6節(jié)
第7節(jié)
第8節(jié)
第9節(jié)
第10節(jié)
第11節(jié)
第12節(jié)
第13節(jié)
第14節(jié)
第15節(jié)
第16節(jié)
第17節(jié)
我的報告 / 所有報告
加入高級會員獲得助教答疑
