CADENCE PCB設(shè)計解決方案能為解決與實(shí)現(xiàn)高難度的與制造密切相關(guān)的設(shè)計提供完整的設(shè)計環(huán)境，該設(shè)計解決方案集成了從設(shè)計構(gòu)想至最終產(chǎn)品所需要的一切設(shè)計流程，包含設(shè)計輸入元件庫工具、PCB編輯器和一個自動/交互連布線器，以及用于制造和機(jī)械CAD的接口，并且隨著設(shè)計難度和復(fù)雜性的增加，可通過統(tǒng)一的數(shù)據(jù)庫架構(gòu)，使用模型和庫為Cadence OrCAD和Allegro產(chǎn)品線提供完全可升級的PCB解決方案，加速你的設(shè)計速度并擴(kuò)大設(shè)計規(guī)模，從而提高了設(shè)計效率，縮短了設(shè)計周期，以及更快地實(shí)現(xiàn)量產(chǎn)。

　　Cadence PCB設(shè)計解決方案集成在以下產(chǎn)品中：

　　Cadence Allegro PCB Design LXL和GXL

　　Cadence OrCAD PCB Designer、Cadence OrCAD PCB Designer with PSpice以及Cadence OrCAD PCB Designer Basics

　　Cadence OrCAD EE Designer 和 Cadence OrCAD EE Designer Plus

優(yōu)點(diǎn)

　　可靠、可升級、可節(jié)約成本的PCB編輯和布線解決方案，并隨設(shè)計的需求而時刻更新

　　提供從基礎(chǔ)/高級布局和布線到戰(zhàn)略性規(guī)劃和全局布線的完整的互聯(lián)環(huán)境

　　使用高速規(guī)則/約束加快高級設(shè)計

　　包含一套全面的功能組合

　　包含一個從前端到后端的約束管理系統(tǒng)，用于約束創(chuàng)建、管理和確認(rèn)

　　通過應(yīng)用軟件的整合提高設(shè)計效率

　　可實(shí)現(xiàn)前端到后端的緊密結(jié)合

　　功能特性

　　PCB編輯器技術(shù)

　　PCB編輯環(huán)境

　　Cadence PCB設(shè)計解決方案的核心是PCB編輯器，這是一種直觀的、易于使用的、約束導(dǎo)向型的環(huán)境，方便用戶創(chuàng)建和編輯從簡單到復(fù)雜的PCB。它廣泛的功能組合解決了當(dāng)今設(shè)計和制造中存在的各種問題。該P(yáng)CB編輯器提供了強(qiáng)大而靈活的布局規(guī)劃工具，基于Allegro平臺的PCB設(shè)計分割技術(shù)提供了同步設(shè)計功能，其功能可縮短布線時間，并加速產(chǎn)品更早的上市，強(qiáng)大的基于形狀的走線推擠功能帶來了高生產(chǎn)效率的互聯(lián)環(huán)境，同時可實(shí)時地顯示長度和時序容限，動態(tài)鋪銅功能提供了在放置和布線迭代時的實(shí)時鋪地填充和修復(fù)功能，該P(yáng)CB編輯器還可以產(chǎn)生全套底片加工，裸板裝配和測試輸出，包括Gerber 274x、NC drill和各種格式的裸板測試，見圖1。
 

約束管理

　　約束管理系統(tǒng)實(shí)時地顯示了物理/間距和高速規(guī)則以及它們的狀態(tài)，根據(jù)設(shè)計當(dāng)前所處的狀態(tài)，并且可適用于設(shè)計過程的任一階段，每個工作表提供了一個電子數(shù)據(jù)表界面，能夠讓用戶以層級的方式進(jìn)行定義，管理和確認(rèn)不同的規(guī)則。這種強(qiáng)大的功能應(yīng)用可以讓設(shè)計師用圖形創(chuàng)建、編輯和評估約束集，使其作為圖形的拓?fù)浣Y(jié)構(gòu)，當(dāng)作理想的實(shí)現(xiàn)策略的電子藍(lán)圖。一旦約束被提交到數(shù)據(jù)庫中，它們就可被用來驅(qū)動信號線的放置和布線過程。該約束管理系統(tǒng)是完全集成到PCB編輯器中，而約束可以隨著設(shè)計過程的進(jìn)行而被實(shí)時地確認(rèn)，確認(rèn)過程的結(jié)果是用圖形化的方式表示約束條件是否滿足。滿足約束用綠色顯示，不滿足約束就用紅色顯示，這可使設(shè)計師可以及時地看到設(shè)計的進(jìn)度，以及因電子數(shù)據(jù)表中任何設(shè)計變動而產(chǎn)生的影響。

布圖規(guī)劃與布局

　　約束和規(guī)則驅(qū)動的方法有利于強(qiáng)大而靈活的布局功能，包括互動和自動的元件布局，工程師或設(shè)計師可以在設(shè)計輸入或布圖規(guī)劃階段將元件或支電路分配到特定的區(qū)域，可以通過REF、封裝方式、相關(guān)信號名、零件號碼或原理圖表/頁面號碼來過濾或選擇元件。當(dāng)今的電路板上有成千上萬種元器件，需要精確的管理，通過實(shí)時的器件裝配分析和反饋，得以實(shí)現(xiàn)器件裝配時從整體上來考慮并滿足EMS規(guī)則，以提高設(shè)計師的設(shè)計速度和效率。DFA(可裝配型設(shè)計)分析。Allegro PCB Design XL和GXL有提供實(shí)現(xiàn)了在互動式元件放置時，實(shí)時地進(jìn)行DFA規(guī)則檢查，基于一個器件類型和封裝排列的二維電子表格，DFA可以實(shí)時地檢查器件的邊到邊，邊到端或端到端的距離是否違反最小要求，使得PCB設(shè)計師可以同步地放置元器件以實(shí)現(xiàn)最優(yōu)的可布線性，可生產(chǎn)性和信號時序要求。